發布地址：（略）
（略）科學技術委員會關于發布
2025年度基礎研究計劃
“（略）”項目申報指南的通知
滬科指南〔2025〕20號
各有關單位：（略）
為深入實施創新驅動發展戰略，（略），根據《（略）“十四五”規劃》，（略）科學技術委員會特發布2025年度基礎研究計劃“（略）”項目申報指南。
一、征集范圍
專題一、光學刻蝕
方向1：強流電子束驅動的等離子體極紫外光源研究
研究目標：面向高功率極紫外光刻的需求，研究基于中能（<10MeV）強流電子束驅動的等離子體極紫外光源。對高重頻（~100MHz）電子束驅動產生高溫等離子體和極紫外輻射的全過程物理進行理論建模和高精度仿真，完成電子束與等離子體的關鍵參數優化，目標IF點產生>100W的極紫外輻射功率。
研究內容：深入開展高重頻強流電子束與等離子體相互作用的理論研究，（略），精準模擬電子束電離連續氣流產生等離子體、等離子體加熱、等離子體輻射極紫外光等關鍵物理過程。（略），開展電子束、氣流、等離子體的參數優化和魯棒性研究，提升極紫外光源的功率和穩定性。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向2：光刻光源高精度光譜研究
研究目標：開展17、18價釓（Gd）離子譜線高精度研究，實驗上獲得其位于5.7-7.7nm波段范圍內的高精度譜線，6.Xnm波段附近譜線波長不確定性低于0.004nm。
研究內容：基于電子束離子阱、高精度平焦場譜儀等裝置，開展17、18價Gd高電荷態離子光譜實驗研究。利用內校刻方法，（略）偏差，實現光譜的高精度測量，同時結合原子結構計算程序包，模擬并分析不同價態的Gd離子譜線，為光刻光源的優化研究提供關鍵實驗和理論數據支撐。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向3：高功率激光驅動X射線光源研究
研究目標：面向高分辨X射線光刻需求，探索提出基于高功率激光驅動的高效X射線光源產生的可行方案，光源能量范圍0.5-2keV，轉換效率≥8%。
研究內容：基于理論分析和模擬仿真篩選合適靶材體系，開展高功率激光高效驅動產生X射線光源的物理過程研究，量化分析激光功率、脈寬、焦斑大小、等離子體靶結構等參數對X射線光源轉換效率等輸出參數的影響。基于先進靶材設計、高功率激光等條件，優化提升激光到X射線光源的能量轉換效率。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向4：亞20nm納米孔/柱陣列的電子束光刻跨尺度作用及耦合機制研究
研究目標：針對毫米級大面積亞20nm納米孔/柱陣列圖形電子束直寫面臨的基礎性難題，研究電子束直寫曝光及顯影過程中“電子-原子-納米-宏觀”的跨尺度作用及耦合機制。建立亞20nm納米孔/柱陣列圖形跨尺度電子束曝光理論模型和顯影分子擴散動力學理論模型。發展不限于基于硅基襯底的拼接精度≤15nm的5×5mm2大面積亞20nm納米孔/柱陣列優化曝光、顯影及圖案轉移工藝。
研究內容：研究電子在亞20nm陣列圖形曝光過程中的散射沉積機理及規律、光刻膠顯影分子動力學理論、以及熱-機械耦合拼接誤差累積機理。研究直寫時拼接誤差調控策略（如動態校準反饋控制），并配合相應的版圖設計與工藝優化，研發一套毫米級大面積亞20nm納米孔/柱陣列電子直寫曝光、顯影及刻蝕工藝優化方案。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向5：嵌段共聚物界面協同缺陷修復研究
研究目標：建立短波長紫外曝光圖形-嵌段共聚物材料界面協同設計準則，構建短波長紫外光刻預圖案CD尺寸與不同嵌段共聚物及分子量的匹配體系，提升圖形保真度，改善圖形粗糙度和局部線寬均勻性，實現位錯和橋連缺陷密度低于10顆/平方厘米。
研究內容：研究短波長紫外曝光誘（略）徑的動態耦合機制，探究納米級自組裝缺陷在刻蝕過程中向微米級器件結構的演化規律（缺陷跨尺度傳遞），發展嵌段共聚物界面協同缺陷修復工藝。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向6：嵌段共聚物分子微觀動力學研究
研究目標：研究嵌段共聚物在納米尺度約束下的微觀分子動力學過程，實現周期不大于26nm、線寬不大于7nm的有序納米結構。研究納米結構對器件性能的調控規律，建立適配的器件工藝集成方案，器件開關比達到10的7次方。
研究內容：圍繞嵌段共聚物在受限環境中的相行為與動力學過程，研究其化學組分、分子量比例、界面工藝以及熱處理條件對納米結構有序性與尺寸調控的影響機制，建立穩定可控的納米圖形化方法。研究與該工藝相適配的圖形轉移與刻蝕方法，調控介電層、金屬柵材料體系及接觸結構，建立工藝流程。研究不同結構參數對器件電學特性的影響規律，揭示嵌段共聚物分子動力學過程與器件性能間的關聯機制。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向7：極微縮二維晶體管的非光刻制造研究
研究目標：發展構建極微縮二維材料晶體管的非光刻制備方法，實現柵極與電極材料空間分辨率≤5nm的精確圖案化加工，解析材料與二維半導體界面的形成機理。制備的極微縮二維器件要求柵極長度≤1nm，溝道長度≤5nm，柵極間距≤25nm。制備的二維晶體管器件達到遷移率≥250cm2/Vs，開態電流≥1mA/μm，關態電流≤1pA/μm，亞閾值擺幅≤80mV/dec。
研究內容：研究精確排布柵極材料和電極材料的非光刻納米定位方法，進行二維半導體界面納米結構的精確圖案化控制。研究建立原位結構及原位電學表征方法，揭示界面形成機理。研究摻雜分子、界面工程、退火工藝等對極微縮器件電學性能的影響規律，設計性能優化的策略，研發極微縮與超高集成密度的二維晶體管。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向8：納米光刻基礎研究
研究目標：面向鰭式場效應晶體管制造，發展生產兼容的納米光刻工藝，實現線寬度14納米、高寬比3:1、線邊緣粗糙度（LER）低于1/10，側壁垂直度不低于87°，圖形化面積不小于200μm×200μm。
研究內容：研究納米結構制造中的尺寸效應，研究篩選最佳材料。研究周期性線條密集圖形電子束曝光鄰近效應消除方法。發展等離子體刻蝕工藝，消除干刻蝕中的各向同性。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向9：嵌段共聚物高分子自組裝動態原位表征研究
研究目標：研究嵌段共聚物高分子自組裝動態過程，闡明10納米級有序結構動態演化規律，建立跨尺度（分子-介觀-宏觀）時空分辨表征方法學，構建多場耦合條件下自組裝動力學理論模型，揭示缺陷形成與湮滅的分子機制，形成動態調控理論框架。至少闡明兩種缺陷消除方法，有效擴大膜厚工藝窗口兩倍以上。
研究內容：面向納米尺度高分子自組裝基礎科學問題展開研究，聚焦嵌段共聚物高分子薄膜在不同退火條件下的動態組裝過程，研究在溫度場、溶劑場、電磁場、表面場等外場耦合作用下，亞穩態缺陷的產生與湮滅的機制，（略），構建實驗-（略）。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
專題二、先進器件與材料
方向1：超薄自支撐光譜純化薄膜制備研究
研究目標：針對下一代光刻光譜純化需求，突破超薄自支撐薄膜關鍵技術，研發高強度大面積薄膜制備方法，實現6.Xnm透過率>70%、薄膜厚度＜200nm、薄膜口徑＞20mm。
研究內容：揭示異質結界面對BEUV光子選擇性吸收的微觀機理，研究超薄自支撐薄膜力學強度增強方法，發展亞納米表面粗糙度控制和高強度大面積自支撐薄膜制備與優化方法，開展超薄自支撐薄膜的性能表征方法研究。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：新型光酸鍵合單體設計合成及在極紫外光刻中的應用研究
研究目標：針對極紫外光刻膠光子吸收率低、質子易擴散引起的隨機性問題，探索合成新穎光酸鍵合單體（純度≥98%，金屬雜質≤20ppb，儲存穩定性≥6個月）及含有其的樹脂（光酸鍵合型共聚樹脂分子量≤8000，反應批次間分子量偏差≤500，分子量分布≤1.4，樹脂中各共聚單體摩爾比/序列穩定可控），實現光刻分辨率≤18nm、線邊緣粗糙度≤2nm。
研究內容：設計合成一系列對極紫外光高吸收的光酸鍵合單體形成光酸結構庫、研究此類光酸單體與其他共聚單體的聚合反應動力學、探索可控聚合工藝，闡明光酸鍵合樹脂結構的產酸機理和化學放大機制，以及對光刻膠性能的優化作用。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：邊緣接觸二維半導體的化學實現與電學性能研究
研究目標：開發二維半導體面內共價連接的邊緣接觸方案和精細表征手段，實現接觸電阻≤500Ω·μm，場效應遷移率≥100cm2/V·s，電流開關比≥10的6次方。
研究內容：開發二維半導體橫向肖特基結的化學構筑方法和精細表征策略。結合實驗測量與理論模擬，探索一維線接觸的電荷注入機制和性能極限。研究界面耦合與接觸電阻的構效關系以及界面電子態的調控規律，提出高性能二維電子器件的邊緣接觸方案。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：二維半導體原子層刻蝕研究
研究目標：針對亞納米節點先進結構二維半導體器件，開發原子級精度的可控原子層刻蝕工藝。發展面向MoS2、WS2、WSe2等半導體的原子級精度的ALE工藝≥3類，在4英寸晶圓上實現埃級均勻性（RMS粗糙度≤0.1nm），原子層刻蝕精度≤0.7nm/cycle；建立二維半導體原子級反應理論模型，揭示相關ALE反應機理≥3項。
研究內容：結合分子動力學與蒙特卡羅等方法，構建多物理場模型，分析前驅體的分布、吸附/解吸機制，量化活化能壘等。開發熱型、等離子型或其它新機制原子層刻蝕工藝，闡明自限制反應動力學機制，優化刻蝕選擇比、缺陷密度等。構筑二維半導體晶體管，評估ALE工藝與量產工藝兼容性（選擇比、均勻性等）。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向5：鉿基鐵電器件在存儲及神經形態計算中的應用和機理研究
研究目標：發展低熱預算（≤300℃）CMOS兼容鉿基鐵電薄膜（2Pr≥50μC/cm2）制備方法，建立晶圓級超快脈沖（200ps）測試體系揭示相型/晶粒/界面調控機制，闡明神經元功能跨尺度耦合機理。（略）絡（SNN）架構，相較于目前SNN突觸/神經元分離的傳統硬件架構實現功耗降低和速度提升各10（略）優化。
研究內容：采用第一性原理計算研究摻雜元素的晶相穩定機制，開發ALD低溫薄膜生長工藝，研究元素摻雜、薄膜結構、退火方式：（略）
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向6：先進納米互連中的薄膜材料微結構和應力研究
研究目標：面向先進工藝的互連應用需求，針對互連電阻和可靠性中的單晶界問題，建立銅和替代金屬材料中晶界截交線處原子尺度局域應力理論模型，實現銅和替代材料薄膜的制備和薄膜生長應力的原位實時監測，曲率分辨率5×10的-5次方每米，并探索截交線局域應力、薄膜微結構、薄膜生長應力對薄膜電阻率的調控。
研究內容：發展替代金屬晶界，發展截交線局域應力原子尺度模擬方法，研究銅和替代金屬、不同織構薄膜中的截交線穩態結構、局域應力產生和空洞成核。建立薄膜原位應力監測，研究不同織構銅薄膜和替代金屬薄膜的生長應力。研究內襯層對成膜過程、薄膜織構、晶界結構和殘余應力影響，以及薄膜電阻率的尺寸效應。研究應力對薄膜電阻率和互連線可靠性的影響。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題三、（略）
方向1：（略）設計研究
研究目標：（略）設計，（略）設計專用領域大語言模型，（略）模塊級設計效率5倍以上。（略）設計，（略）VerilogRTL生成的大語言模型方法，通過反饋，對模塊級RTL生成準確率可達90%以上，RTL代碼生成實現在商用工具集成。兩種大語言模型具備泛化特性，（略）混合協同優化設計。
研究內容：（略）設計，（略）設計領域大語言模型的訓練方法和推理能力增強的模型訓練方法。（略）設計，（略）專用領域VerilogRTL的語言模型訓練提升和反饋優化方法。（略）的協同優化設計方法。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向2：面向先進工藝節點的掩膜規則檢查算法研究
研究目標：面向先進節點下對全芯片尺寸曼哈頓及曲線掩膜版的規則檢查，制定完善的曼哈頓及曲線掩膜設計規則體系，在檢測精度達到100%的基礎上（即覆蓋國際主流商業軟件所能識別的所有違例），檢測效率對比主流商業工具提升10-20倍，并完成不少于5種典型規則檢查場景驗證。
研究內容：開展滿足先進工藝節點精度需求的掩膜規則檢查算法研究。建立曼哈頓及曲線掩膜中對主圖形和輔助圖形的線間距、拐角間距、最小線寬、點/孔狀結構尺寸、凹槽和凸起容差、角度、斜邊等多種復雜規則的完整描述與檢測方案；結合人工智能技術，探索全芯片尺寸的掩膜規則高效、并行、智能化檢查方法；支持CPU/GPU平臺部署；在20nm及以下制程的掩膜版上完成算法典型規則檢查驗證。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：先進光刻裝備智能大模型研究
研究目標：發展理論-（略）數字孿生體，實現微秒級動態仿真和大于95%的仿真一致性。（略）智能大模型，實現參數預測精度提高10%以上，故障預測準確率90%以上。（略）的調試運行等環節的智能優化和精準決策，（略）可靠性和運行效率。
研究內容：研究搭建包含結構動力學、熱變形、控制與擾動分析等多學科虛擬集成仿真框架，（略）數字孿生體，（略）耦合特性與動態行為。結合歷史運行數據、工藝設計參數及實時反饋信息，（略）智能大模型，提供高精度的運行狀態預測與故障診斷，進行多目標協同優化下的設備參數動態調整。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向4：基于數字孿生的薄膜沉積研究
研究目標：基于數字孿生開發物理與人工智能雙驅動的工藝優化方法，實現高效的薄膜沉積工藝優化。相比于基于DOE的工藝優化方法（例如單因素實驗、田口設計等），試驗次數縮短至DOE方法的10%-20%，效率提升5-10倍，薄膜厚度不均勻度降低30%以上，顆粒物數量縮少50%以上，且在2種以上沉積設備驗證該方法。
研究內容：結合機器學習、深度學習與流動、傳熱、化學反應等多物理場仿真，構建薄膜沉積工藝參數與工藝結果的復雜非線性、強耦合關系的模型。采用多目標智能優化等算法，進行模型工藝參數的智能搜索與最優解推理，提高工藝性能與一致性。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向5：基于小數據集的極紫外高分辨光刻膠性能預測研究
研究目標：面向極紫外高分辨光刻膠性能預測難題，基于光刻膠的化學信息、工藝參數，開發具備可解釋可遷移的理論驅動機器學習模型，實現光刻膠工藝特征以及光刻性能指標（分辨率、靈敏度、粗糙度和關鍵尺寸一致性）的預測。要求預測關鍵工藝特征≥5個，光刻性能預測誤差≤5%；遷移訓練需求數據量≤100條，光刻性能預測誤差≤10%。
研究內容：開發具備可解釋可遷移的理論驅動機器學習模型，基于高質量的極紫外高分辨光刻膠實驗數據（密度、譜學信息等）、理論數據（能量、電子結構等）、工藝參數（配方、時間、溫度等），通過理論知識、白盒模型嵌入等方式：（略）
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度50萬元。
方向6：面向先進工藝的多模態原位老化檢測研究
研究目標：針對全環繞柵極場效應晶體管（GAAFET）（略）性能退化問題，揭示復雜應力條件下器件性能退化規律，研發片上多模態老化傳感器，實現三種以上老化效應的原位精準識別與實時補償，閾值電壓測量精度達到1mV，單個傳感器面積≤0.01mm2，單次測量時間≤1μs。
研究內容：基于原子尺度下的原位表征方法，研究GAAFET器件電學參數漂移與應力加載之間的演化關系，構建高精度老化模型。設計片上多模態原位老化傳感器，結合機器學習算法提升多老化模式的特征解耦與檢測精度，（略）性能退化的實時補償。（略）進行技術驗證，并對比分析不同工藝間及不同時間尺度下的老化特性差異。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向7：AI（略）制造中硅基PUFs研究
研究目標：構建人工智能（AI）（略）制造中硅基物理不可克隆函數（PUFs）熵源特征提取模型，解決硅基PUFs熵源輸出響應的穩定性和安全性問題，在±10%電壓波動下，溫度-40℃~80℃范圍內，實現抗機器學習攻擊預測位準確率<70%、熵源輸出響應比特誤碼率率（BER）<10的-6次方。
研究內容：針對現有硅基PUFs存在的多物理場耦合下基礎熵源可控性與穩定性矛盾以及面向AI攻擊的熵源結構抗建模性缺陷，探究PUF基礎熵源與制造工藝之間的關系，研究用于優化硅基PUFs熵源響應的AI模型，建立AI驅動的硅基PUFs響應偏差預測機制與抗機器學習攻擊防御機制，提升硅基PUFs穩定性和安全性的性能。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題四、先進量測
方向1：先進半導體器件的電子斷層成像與三維重建研究
研究目標：發展針對全環繞柵極晶體管（GAA）等復雜三維器件結構的電子斷層成像及三維重建方法。與現有電子斷層測量技術相比，空間分辨率及成像靈敏度提升2倍以上，三維測量時間縮短30%以上。
研究內容：基于待測的全環繞柵極晶體管（GAA）等三維器件結構特征，開發能夠進行快速、高質量數據收集的電子斷層掃描方法，最小化電子束對樣品的輻照損傷。研究基于電子斷層成像的漂移位置矯正等高精度結構重建方法，基于圖像數據集構建具有良好泛化性的三維精準測量智能模型，完成三維測量技術驗證。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向2：基于AFM的三維納米量測研究
研究目標：研究原子力顯微鏡（AFM）懸臂梁三維形變同步測量方法，開發基于AFM的三維納米結構量測方法，實現X&Y&Z三維定位分辨率<0.1nm，X&Y掃描范圍>20mm，重復精度<20pm，支持深寬比>20:1，橫向分辨率＜5nm的高精度量測。
研究內容：研究AFM懸臂梁3D形變在大深寬比結構中的有效測量方法，發展解耦針尖扭曲和高度變化的測量技術。基于懸臂梁3D形變的同步測量，精確計算探針針尖處的正交力矢量。開發用于大深寬比訂制針尖的控制方法，制定掃描策略，進行精確矢量運動控制下的矢量掃描，滿足先進制程中復雜納米結構、大深寬比結構的測量需求。研究直接溯源性方法，提高測量精度和可靠性。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：面向壓印掩模版基材的大量程高精度全場測量研究
研究目標：（略）制造掩模版基材的大量程高精度全場三維形貌測量方法，實現視場(x-y方向)測量范圍≥65mm×65mm(非拼接視場)，深度方向實現量程≥100mm條件下達到小于30nm量級的高精度，量程精度比達到10的6次方。
研究內容：結合波長標定、多頻率合成、最優化理論等，研究大量程高精度三維形貌測量方法，突破大量程和高精度相互制約的局限。進行理論仿真和實驗，驗證測量性能指標，并完成對跨深度尺度的標準樣本的高精度三維形貌測量。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向4：芯片內部應力缺陷高分辨無損檢測研究
研究目標：研究芯片內部應力缺陷精確定位方法，實現對5-20μm芯片樣品內部應力分布的高分辨無損表征分析，應變檢測靈敏度(Δd/d)優于10的-4次方，二維應變檢測速率優于10min（10×10μm2芯片）
研究內容：針對先進制程芯片的內部應力缺陷，基于硬X射線高穿透性和高光通量，發展無損應力表征方法。開發基于機器學習高效算法，提高成像質量和檢測效率。研究芯片內部結構與應力分布之間的關系，建立一套高效的芯片內部應力無損表征流程。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向5：基于雙溯源體系的12英寸晶圓跨尺度納米融合計量研究
研究目標：闡明12英寸晶圓跨尺度計量過程量值傳遞規律，研究可溯源光柵干涉儀與激光干涉儀的宏微誤差產生機理與測量誤差最小化方法。發展雙溯源體系下12英寸晶圓的跨尺度高魯棒性納米融合計量定值方法，實現300mm×300mm測量范圍內最優定位測量不確定度小于30nm，1℃溫度變化下定位漂移不大于10nm。
研究內容：研究可溯源光柵干涉儀與激光干涉儀融合定值的誤差產生機制，建立跨尺度宏微測量過程中的動態校準方法，開發基于熱膨脹抑制及熱漂移控制的多重噪聲最小化方法，（略）誤差精細化控制。研究晶圓定位精度標準片的跨尺度制造方法，開發微納結構高精度圖像識別算法，開展雙溯源體系的測量準確性與一致性比對驗證，進行12英寸晶圓標準片的多參量精準計量定值。
執行期限：2025年10月01日至2027年09月30日。
經費額度：非定額資助，擬支持不超過1個項目，每項資助額度不超過300萬元。
專題五、三維集成
方向1：基于太赫茲近場耦合的三維集成無線接口研究
研究目標：（略）對高密度三維集成的需求，針對現有TSV+μBump技術成本高昂、工藝復雜、可擴展性受限等問題，探索面向產業應用的新形態太赫茲三維無線接口，實現低成本、高密度、高能效及高可靠性的非接觸式互連，能耗效率優于1pJ/b，互連密度優于1Tb/s/mm2，堆疊層數不低于8層，單通道最高數據率超過120Gb/s。
研究內容：研究三維堆疊場景下多物理場的建模與分析，優化信道損耗和頻響特性，建立有效的信道模型。（略）發生與檢測的機制。研發低損耗、高頻譜利用率的新型調制解調技術。（略），完成功能和性能的驗證。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度50萬元。
方向2：面向三維集成的高密度高可靠設計研究
研究目標：建立一套面向高密度無凸點三維集成芯片制造工藝標準流程和設計規則，提出增強三維集成工藝良率的關鍵材料和可靠性提升方法，開發間距小于5μm的芯片-晶圓的混合鍵合工藝；闡明三維集成工藝對器件的電子遷移率和閾值電壓等性能的影響機制。
研究內容：研究面向高密度無凸點三維集成芯片的關鍵工藝模塊，包括不限于TSV刻蝕工藝、混合鍵合、Cu電鍍工藝、芯片-晶圓對準和芯片劃片等，研究三維集成的鍵合界面材料、結構參數、工藝良率與可靠性的內在關系和影響機制，開展電磁-熱-力多物理場和TCAD等多種仿真協同方法研究，研究TSV、混合鍵合、減薄等工藝對芯片關鍵器件性能的影響機制并驗證。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
方向3：三維集成芯片高效散熱研究
研究目標：研發適用于三維集成芯片堆疊層數>3層，總功耗>1kW應用場景的高效散熱方法，形成一套理論完備、路徑可行、數據充分的三維集成芯片散熱解決方案。要求散熱能力>1000W/cm2，熱點處極限散熱能力>2000W/cm2，結溫低于100℃，中間層芯片單層散熱能力>200W/cm2，芯片均溫性（每層內的最大和最小溫度差）<5℃。
研究內容：結合包括但不限于液冷散熱、熱電制冷、微通道散熱、相變材料散熱、高導熱材料等，基于理論分析、多尺度熱仿真、材料制備和工藝開發、散熱結構設計、微納制造與可靠性評估、實驗表征等研究方法，豐富三維散熱的理論體系，揭示材料特性、結構參數與散熱性能之間的內在關系，提升三維集成芯片散熱能力。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向4：基于TGV先進封裝的有源功能三維集成研究
研究目標：揭示不同類型激光與玻璃的相互作用機理，建立三維集成結構的整體應力匹配優化模型，發展包括玻璃通孔（TGV）互連、多層RDL、有源功能器件鍵合的三維集成成套工藝。在12英寸玻璃晶圓上，實現TGV通孔成型深寬比大于50：1，RDL互連最小線寬/線距≤1μm、疊層不少于3層，完成10顆以上硅基芯粒在同一TGV基板上的三維集成。
研究內容：研究12英寸玻璃基板上TGV通孔刻蝕成型與側壁微裂紋鈍化方法，突破高深寬比通孔側壁金屬化和填充核心工藝，開展TGV基板上的RDL多層布線與互連研究，研究介質層與互連金屬之間的異質界面結合增強方法，優化多層結構的CMP平坦化方法，構建D2W鍵合仿真模型及其低應力匹配方法。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過1個項目，每項資助額度100萬元。
專題六、系統與計算
方向1：低溫CMOS（略）設計與優化研究
研究目標：研究基于動態邏輯的低溫標準單元庫與功耗優先綜合算法，實現77K（略）15%以上的延遲下降與30%以上能效比提升。利用動態電壓頻率調整，（略）在77K溫度下20%以上功耗降低。
研究內容：針對低溫CMOS在高能效計算應用方面潛力，開發高通量低溫器件測試方案。研究低溫環境下器件可靠性與局部/全局差異化機理，通過低溫單元庫設計與綜合算法等研究，建立面向高性能-（略）的優化框架，（略）的延遲與功耗性能邊界，（略）設計領域的基礎理論與支撐技術。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向2：概率比特的器件開發與應用研究
研究目標：基于自旋、極化、阻變、相變等新原理器件，研究概率可調的物理機制，制備先進的真隨機性概率比特器件，實現室溫下100MHz以上隨機翻轉速度、單次操作能耗小于100fJ、耐久性大于1e10。（略），設計高效概率算法，實現大數分解、貝葉斯推斷、可逆布爾邏輯等應用中的至少一種，并在該應用達到世界領先水平（如大數分解達到五位數以上水平）。
研究內容：篩選CMOS兼容的概率比特關鍵材料和器件設計方法，完成器件制備，并對進行完備的基本電學測試和可靠性測試，評估器件的性能水平（如隨機翻轉速度、單次操作能耗、耐久性等）。研究器件的隨機特性物理機制和優化調控方法，（略）模型，（略）和高效的概率算法，探索其在概率計算中的應用潛力。（略），驗證典型概率計算的應用。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
方向3：基于鐵電器件的新型計算范式加速器研究
研究目標：研究高可靠鐵電器件的制備方法，提出基于鐵電器件的新型計算范式的實現方案，實現鐵電器件循環操作次數大于1012，讀寫操作電壓≤3V，單元器件訪問功耗≤1pJ。研發對應計算范式的加速器并驗證4bit精度峰值算力能效達到100TOPS/W（28nm工藝）。
研究內容：面向特定的計算范式，優化鐵電器件制備工藝，開發鐵電器件的操作方法，設計鐵電存儲與計算單元，提出對應的存儲架構，（略）和硬件映射方案，開發出基于鐵電器件的高可靠，高性能新型計算范式加速器。
執行期限：2025年10月01日至2027年09月30日。
經費額度：定額資助，擬支持不超過2個項目，每項資助額度100萬元。
二、申報要求
除滿足前述相應條件外，還須遵循以下要求：
1.項目申報單位：（略）
2.對于申請人在（略）級財政資金或其他機構（如科技部、國家自然科學基金等）資助項目基礎上提出的新項目，應明確闡述二者的異同、繼承與發展關系。
3.所有申報單位：（略）
4.申報項目若提出回避專家申請的，須在提交項目可行性方案的同時，上傳由申報單位：（略）
5.所有申報單位：（略）
6.所有申報單位：（略）
7.已作為項目負責人（略）科委科技計劃在研項目2項及以上者，不得作為項目負責人申報。
8.項目經費預算編制應當真實、合理，（略）科委科技計劃項目經費管理的有關要求。
9.各研究方向同一單位：（略）
三、申報方式：（略）
1.（略）上申報方式：（略）
【初次填寫】使用“一網通辦”登錄（（略），請先轉入“一網通辦”（略）頁面完成注冊），進入申報指南頁面，點擊相應的指南專題，進行項目申報；
【繼續填寫】使用“一網通辦”登錄后，繼續該項目的填報。有關操作可參閱在線幫助。
2.（略）上填報起始時間為2025年7月4日9:00，截止時間（含申報單位：（略）
四、評審方式：（略）
采用第一輪通訊評審、第二輪見面會評審方式：（略）
五、實施管理要求
項目實施過程中將設置“里程碑”節點，檢查項目進展，明確繼續或終止實施。
六、咨詢電話
服務熱線：
（略）（座機）
（略）（手機）
（略）科學技術委員會
2025年6月26日
來源：上海科技編審：劉廣耀編輯：梅杰往期回顧
喜報！張江科學城新增4家市級科技企業孵化器！
（略）
“活力科學城羽你共精彩”——2025張江科學城職工羽毛球運動季隆重舉行
（略）
共繪科創全景圖：新質生產力看張江活動啟動
（略）